高级检索 加入收藏
  • 查询稿件
  • 获取最新论文
  • 知晓行业信息
官方微信 欢迎关注

基于Verilog HDL的多功能车辆总线编码器设计

邝艳菊, 黄采伦, 周华, 张剑, 王靖, 陈特放, 黄晓煌

邝艳菊, 黄采伦, 周华, 张剑, 王靖, 陈特放, 黄晓煌. 基于Verilog HDL的多功能车辆总线编码器设计[J]. 铁路计算机应用, 2009, 18(10): 8-11.
引用本文: 邝艳菊, 黄采伦, 周华, 张剑, 王靖, 陈特放, 黄晓煌. 基于Verilog HDL的多功能车辆总线编码器设计[J]. 铁路计算机应用, 2009, 18(10): 8-11.
shu
Design of encoder for MVB network based on verilog HDL[J]. Railway Computer Application, 2009, 18(10): 8-11.
Citation: Design of encoder for MVB network based on verilog HDL[J]. Railway Computer Application, 2009, 18(10): 8-11.
shu

基于Verilog HDL的多功能车辆总线编码器设计

  • 湖南科技大学,机械设备健康维护省重点实验室,湘潭,411201%中南大学,信息科学与工程学院,长沙,410075

基金项目: 863计划项目(2006AA11Z230)%国家自然科学基金资助项目(60674003)%湖南科技大学研究生创新基金
详细信息

  • 中图分类号: U28

Design of encoder for MVB network based on verilog HDL

摘要

    摘要
  • 摘要: 讨论多功能车辆总线MVB以及目前国内外MVB网络产品的开发情况,阐述IP核的基本特征及其在SOPC设计中的重要性.在此基础上,设计MVB Encoder模块的总体方案,采用Veriiog硬件描述语言在QUARTUS Ⅱ 6.0上实现其IP核的设计,通过Modelsim SE 6.2 b仿真平台对MVB主帧进行仿真验证.仿真结果表明设计的正确性,可为MVB网络产品的开发提供一种有效的实现方法.
    • HTML全文
    • 参考文献(0)
    • 相关文章
    • 施引文献
    • 资源附件(0)
计量
  • 文章访问数:  84
  • HTML全文浏览量:  2
  • PDF下载量:  83
  • 被引次数: 0
出版历程
  • 收稿日期:  2009-10-14
  • 录用日期:  2009-10-14
  • 刊出日期:  2009-10-14

目录

摘要
HTML全文
    参考文献(0)
    相关文章
    施引文献
    资源附件(0)

    /

    返回文章
    返回

    京ICP备12043220号-2

    本系统版权所有：北京仁和汇智信息技术有限公司   百度统计