高级检索 加入收藏
  • 查询稿件
  • 获取最新论文
  • 知晓行业信息
官方微信 欢迎关注

FPGA设计中跨时钟域同步方法的研究

唐辉艳, 李绍胜

唐辉艳, 李绍胜. FPGA设计中跨时钟域同步方法的研究[J]. 铁路计算机应用, 2011, 20(5): 43.
引用本文: 唐辉艳, 李绍胜. FPGA设计中跨时钟域同步方法的研究[J]. 铁路计算机应用, 2011, 20(5): 43.
shu
TANG Hui-yan, LI Shao-sheng. Research on synchronization of asynchronous clock in FPGA design[J]. Railway Computer Application, 2011, 20(5): 43.
Citation: TANG Hui-yan, LI Shao-sheng. Research on synchronization of asynchronous clock in FPGA design[J]. Railway Computer Application, 2011, 20(5): 43.
shu

FPGA设计中跨时钟域同步方法的研究

  • 北京邮电大学,信息与通信工程学院,北京100876%中国软件与技术服务有限公司,北京,100080

基金项目: 北京市军工研究发展计划项目
详细信息

  • 中图分类号: U285

Research on synchronization of asynchronous clock in FPGA design

摘要

    摘要
  • 摘要: 跨时钟域的同步问题是现场可编程门阵列(FPGA)设计中的一个难点,本文分析跨时钟域所带来的亚稳态,提出FPGA设计中跨时钟域的同步方法,重点介绍利用异步FIFO实现跨时钟域的同步方法,并用Verilog HDL硬件描述语言设计该方案,验证该方法的正确性.
    • HTML全文
    • 参考文献(0)
    • 相关文章
    • 施引文献
    • 资源附件(0)
计量
  • 文章访问数:  165
  • HTML全文浏览量:  1
  • PDF下载量:  113
  • 被引次数: 0
出版历程
  • 收稿日期:  2011-05-14
  • 录用日期:  2011-05-14
  • 刊出日期:  2011-05-14

目录

摘要
HTML全文
    参考文献(0)
    相关文章
    施引文献
    资源附件(0)

    /

    返回文章
    返回

    京ICP备12043220号-2

    本系统版权所有：北京仁和汇智信息技术有限公司   百度统计