高级检索 加入收藏
  • 查询稿件
  • 获取最新论文
  • 知晓行业信息

FPGA设计中跨时钟域同步方法的研究

Research on synchronization of asynchronous clock in FPGA design

    摘要
  • 摘要: 跨时钟域的同步问题是现场可编程门阵列(FPGA)设计中的一个难点,本文分析跨时钟域所带来的亚稳态,提出FPGA设计中跨时钟域的同步方法,重点介绍利用异步FIFO实现跨时钟域的同步方法,并用Verilog HDL硬件描述语言设计该方案,验证该方法的正确性.

     

    • HTML全文
    • 参考文献(0)
    • 相关文章
    • 施引文献
  • 资源附件(0)

/

返回文章
返回