基于Verilog HDL的多功能车辆总线编码器设计

邝艳菊, 黄采伦, 周华, 张剑, 王靖, 陈特放, 黄晓煌. 基于Verilog HDL的多功能车辆总线编码器设计[J]. 铁路计算机应用, 2009, 18(10): 8-11.

引用本文:

邝艳菊, 黄采伦, 周华, 张剑, 王靖, 陈特放, 黄晓煌. 基于Verilog HDL的多功能车辆总线编码器设计[J]. 铁路计算机应用, 2009, 18(10): 8-11.

Design of encoder for MVB network based on verilog HDL[J]. Railway Computer Application, 2009, 18(10): 8-11.

Citation:

Design of encoder for MVB network based on verilog HDL[J]. Railway Computer Application, 2009, 18(10): 8-11.

Design of encoder for MVB network based on verilog HDL

摘要: 讨论多功能车辆总线MVB以及目前国内外MVB网络产品的开发情况,阐述IP核的基本特征及其在SOPC设计中的重要性.在此基础上,设计MVB Encoder模块的总体方案,采用Veriiog硬件描述语言在QUARTUS Ⅱ 6.0上实现其IP核的设计,通过Modelsim SE 6.2 b仿真平台对MVB主帧进行仿真验证.仿真结果表明设计的正确性,可为MVB网络产品的开发提供一种有效的实现方法.

用微信扫码二维码

分享至好友和朋友圈