FPGA设计中跨时钟域同步方法的研究

唐辉艳, 李绍胜. FPGA设计中跨时钟域同步方法的研究[J]. 铁路计算机应用, 2011, 20(5): 43.

引用本文:

唐辉艳, 李绍胜. FPGA设计中跨时钟域同步方法的研究[J]. 铁路计算机应用, 2011, 20(5): 43.

TANG Hui-yan, LI Shao-sheng. Research on synchronization of asynchronous clock in FPGA design[J]. Railway Computer Application, 2011, 20(5): 43.

Citation:

TANG Hui-yan, LI Shao-sheng. Research on synchronization of asynchronous clock in FPGA design[J]. Railway Computer Application, 2011, 20(5): 43.

Research on synchronization of asynchronous clock in FPGA design

摘要: 跨时钟域的同步问题是现场可编程门阵列(FPGA)设计中的一个难点,本文分析跨时钟域所带来的亚稳态,提出FPGA设计中跨时钟域的同步方法,重点介绍利用异步FIFO实现跨时钟域的同步方法,并用Verilog HDL硬件描述语言设计该方案,验证该方法的正确性.

用微信扫码二维码

分享至好友和朋友圈