

文章编号: 1005-8451 (2012) 02-0036-04

基于 ADSP-21369 的浮点 DSP 实验 教学系统设计

韩 赛, 杜普选

(北京交通大学 电子信息工程学院, 北京 100044)

摘 要: 本文研究并设计出一套基于 ADSP-21369 的浮点 DSP 教学实验系统。采用 ADSP-21369 处理器, 辅以其它模拟器件, 实现对 SDRAM, FLASH, ADC 和 DDS 等外部存储器的控制。利用 ADSP-21369 的固有资源, 通过数字外设接口 (DPI) 完成对 LCD, UART 及键盘控制, 通过数字应用接口 (DAI) 完成对音频, S/PDIF 和 LED 灯等的控制。

关键词: 浮点 DSP; ADSP-21369; 实验教学系统

中图分类号: U29: TP391 **文献标识码:** A

Design of Floating-point DSP Experimental Teaching System based on ADSP-21369

HAN Sai, DU Pu-xuan

(School of Electronic and Information Engineering, Beijing Jiaotong University, Beijing 100044, China)

Abstract: This paper focused on the research and design of Floating-point DSP Experimental Teaching System based on ADSP-21369. It was implemented the control of SDRAM, FLASH, ADC, DDS and other external memory by ADSP-21369 and other analog devices. LCD, UART and keyboard could be controlled by using ADSP-21369's inherent resources and the digital peripheral interface (DPI). The digital application interface (DAI) could be used to control the audio, S/PDIF and LED.

Key words: floating-point DSP; ADSP-21369; Experimental Teaching System

数字信号处理 (DSP) 技术广泛应用于通信、语音、图像、生物医学、工业控制、仪器仪表等各个领域。面对社会和市场的广泛需求, 高校必须开设以新型 DSP 芯片为核心的教学及实验课程, 使学生能够掌握最新科学技术。

SHARC 系列 DSP 产品具有运行速度快、片内资源丰富、接口齐全的特点, 特别适用于高校实验教学系统的开发, 但在国内尚无高校开设基于该系列 DSP 产品的实验教学课程。

因此, 本文对 SHARC 系列 DSP 进行深入研究, 并设计出一套基于 ADSP-21369 的浮点 DSP 实验教学系统。

1 方案设计

该系统以 SHARC 系列中 ADSP-21369 为核心

处理器, 辅以其它模拟器件, 主要实现以下功能:

(1) 可实现教学中所有实验, 如 FIR/IIR 数字滤波器的设计, FFT/IFFT/ZFFT 的实现。

(2) 考虑外部接口的通用性, 可完成对 SDRAM, FLASH, ADC 和 DDS 的控制。

(3) 利用 ADSP-21369 的固有特性, 通过数字应用接口 DAI (Digital Applications Interface) 完成对音频、S/PDIF、LED 灯等的控制。

(4) 通过 ADSP-21369 自带的数字外设接口 DPI (Digital Peripheral Interface) 完成对 LCD, UART, 键盘的控制, 如实现 LCD 液晶屏的人机交互等。

整体系统设计框图如图 1。

2 系统硬件设计

2.1 DSP 处理器的选择

本系统选择 SHARC ADSP-21369 做为 DSP 处

收稿日期: 2011-05-03

作者简介: 韩 赛, 在读硕士研究生, 杜普选, 副教授。




图1 系统设计框图

理器,其主要优势在于:(1)内核:时钟频率高达400 MHz,指令周期2.5ns,运算能力2 400 MFLOPS,采用单指令多数据运算方式,支持32 bit定点和32-/40 bit浮点运算。(2)片上存储器容量大,SRAM为2 Mbit,ROM为6 Mbit。(3)片上接口丰富:数字外设接口包括2个SPI,2个UART,3个定时器,1个两线I2C;数字应用接口包括8个串行端口SPORT, S/PDIF Tx/Rx, 8通道异步采样率转换器ASRC,4个精密时钟发生器;16个PWM;1个TWI;32 bit SDRAM接口。

2.2 外部存储器接口模块设计

该模块由同步存储器接口和异步存储器接口构成,根据ADSP-21369硬件设计手册,除SDRAM应用同步存储器接口设计外,其它均采用异步存储器接口设计。考虑到实验教学需要,外部存储器接口设有SDRAM、FLASH、ADC和DDS4种。

2.2.1 同步存储器接口

同步存储器的同步是指Memory工作需要同步时钟,内部命令发送与数据传输都以该同步时钟为基准。

SDRAM采用同步存储器接口。SDRAM(Synchronous Dynamic Random Access Memory)是同步动态随机存储器,动态是指存储阵列需要不断的刷新保证数据不丢失,随机是指数据不是线性依次存储,而是自由指定地址进行数据读写。所选型号为MT48LC4M32B2,因为它速度较快,价格便宜,存储容量为128Mb(1M x 32-bit x 4 Banks)。它有4个Bank,块地址线BA0,BA1;地址线12根,A0~A11,(行地址A0~A11,列地址A0~A7);数据线32根,DQ0~DQ31。

外部存储器SDRAM地址空间分配范围如表1

所示。

在这里选择BANK2,相应的则选择MS2作片选(低有效)。32 bit SDRAM的地址必须从addr1开始,因此将DSP的addr1和SDRAM的A0相连,DSP的SDA10必须和SDRAM的A10相连。

2.2.2 异步存储器接口(Asynchronous Memory Interface, AMI)

表1 外部存储器 SDRAM 地址空间

Bank	Size In Words	Address Range
Bank0	62 M	0x0020 0000~0x03FF FFFF
Bank1	64 M	0x0400 0000~0x07FF FFFF
Bank2	64 M	0x0800 0000~0x0BFF FFFF
Bank3	64 M	0x0C00 0000~0x0FFF FFFF

该部分由FLASH存储接口、AD存储接口、DDS存储接口3部分组成,根据ADI提供的硬件设计手册,其设计标准如下:

时钟达到166 MHz,I/O口电压为3.3 V。AMI在Bank1, Bank2, Bank3的外部存储器中支持16 M的字,在Bank0的外部存储器中支持12 M的字。读写需要花费至少3个外围时钟周期来完成。外部存储器非SDRAM存储空间分配范围如表2所示。

表2 外部存储器非 SDRAM 存储空间

Bank	Size In Words	Address Range
Bank0	14 M	0x0020 0000~0x00FF FFFF
Bank1	16 M	0x0400 0000~0x04FF FFFF
Bank2	16 M	0x0800 0000~0x08FF FFFF
Bank3	16 M	0x0C00 0000~0x0CFF FFFF

(1) FLASH 存储

FLASH型号为AM29LV0819B,8Mb(1M*8bit),地址线20根,A0~A19;地址线8根,DQ0~DQ7。芯片主要性能如下:访问时间为80 ns;编程擦除电流为15 mA;读操作时电流为7 mA。另外,它还可以作为DSP程序引导,根据21369芯片特性,MS1可用于FLASH boot模式中,因此选定MS1作为片选。

(2) AD 采样转换电路

实时数字信号处理系统必须通过A/D转换将输入的模拟信号转换成数字信号,也可用于采集DDS信号,所选型号为MAX1322,2通道高速同步采样并行接口14 bit模数转换器。 ± 5 V到 ± 16.5 V的电压容错范围。选定MS0作为片选。

(3) DDS 信号发生电路

该部分电路以单片集成DDS芯片AD9831为

核心,包括 3 根地址线,16 根数据线。该芯片集成包括相位累加器、正弦表和 10 bitD/A 转换器,可实现信号的相位和频率调制,其时钟频率最高可达 25MHz。配合相应算法可以发出单频、FSK、PSK 等多种规则信号和一些专用特殊信号。信号通过一个单运放低通平滑滤波器电路输出,该电路同时对 AD9831 起到保护作用。产生的信号可通过系统的 DDS 输出端子输出,也可通过跳线连接 A/D 输入,成为一个信号发生器,即实验中无需再外接信号发生器。使用中应注意 DDS 输出不可短路。

在选定号各存储器件后,需进行外部存储器的地址分配,本实验系统采用表 3 地址分配方式。

表 3 外部存储器地址分配表

起始地址	终止地址	存储器
0x0020 0000	0x0027 FFFF	AD(~MS0)
0x0400 0000	0x040F FFFF	FLASH(~MS1)
0x0800 0000	0x083F 0000	SDRAM(~MS2)
0x0C00 0000	0x0CFF FFFF	DDS(~MS3)

2.3 数字应用接口 DAI

2.3.1 音频模块

选用多媒体数字信号编解码器 AD1835,它有 4 个立体声数模转换 (DACs) 做音频输出,一个立体声模数转换 (ADCs) 做音频输入。可实现所有通道中 96 kHz 采样速率输入输出数据,其中一个 DAC 通道采样速率可达 192 kHz。

DSP 处理器通过 DAI 接口和 AD1835 芯片相连。DAI 引脚被配置成以时分复用 (TDM) 模式或 2 线接口模式 (TWI),从 AD1835 传输串行数据。AD1835 的主输入时钟 (MCLK) 可以由板上 12.288Mhz 晶振产生,或者由 DSP 处理器上的 DAI 引脚提供,并通过开关配置。

AD1835 音频通过开关能被配置成主模式或从模式。在主模式下,音频芯片驱动串口时钟和帧同步信号给 DSP 处理器。在从模式下,DSP 处理器产生和驱动所有的串口时钟和帧同步信号。

2.3.2 S/PDIF 数字音频接口

ADSP-21369 带有 S/PDIF (Sony/Philips Digital Ubertface) 标准的串行接口,可实现各种音频设备间的数字音频数据传输。其最大优势是不需进行模拟信号转换就实现设备之间的数据传输。

SHARC 处理器的 S/PDIF 发送器可以从任何串行输入口接收数据。发送器的串行数据输入字

宽为 16, 18, 20 或 24 bit, 数据格式可以是左对齐, I2S 或右对齐。S/PDIF 发送器的串行数据,时钟和帧同步输入通过信号路由单元 (SRU) 指定路径。

2.3.3 LED 灯的控制

学生可以通过编写实验程序,控制相应的引脚实现对 LED 灯的状态控制。

2.4 数字外设接口 DPI

2.4.1 UART 异步串行接口

ADSP-21369 支持 2 个 UART, 本系统只用到 UART0, 通过芯片 (型号为 MAX3232) 进行电平转换后与 DB9 (公口) 串口相连。

UART 使能开关可以选择是否连接 DSP 处理器 DPI 引脚的 UART 信号, 当开关关闭时, 其相关 DPI 信号可用于接口扩展, 增加系统的灵活性。

2.4.2 LCD 显示屏

SHARC 处理器带有 2 个符合工业标准的同步串行接口 SPI, 每个 SPI 有其对应的寄存器配置, 并支持与各种外设通信。本实验教学系统中, 其 SPI 应用于 LCD 显示接口设计。

系统采用 MzLH01-21864 液晶显示屏, 为 128x64 点阵 LCD 显示模组, 自带 2 种字号的一、二级汉字库, 基本绘图 GUI 功能和 2 种字号的 ASCII 码西文字库。

模组上为串行 SPI 接口, 除电源和背光之外通讯仅需要连接从机选择线 (SS)、时钟线 (SCK)、数据线 (SDA) 及 BUSY 线即可; 接口简单、操作方便; 与各种 MCU 均可进行简单方便的接口操作。LCD 显示模块电路如图 2。




图 2 LCD 显示模块电路

(下转 P41)




图5 排版示意图




图6 智能排版的流程图

打印机后, 外业队不再需要单独为桥梁专业预备特殊的打印器材, 使得各专业的使用工具更趋向一体化。普通打印机打印速度快、便于维修、出图分辨率高、效果好。这项措施不仅降低了打印成本, 而且加快了外业打图的工作效率。(2) 智能排版打印软件做为机房标准出图的必备工具, 实现了打印CAD图纸自动化, 提高了打印出图的工作效率, 减轻了打印的劳动强度, 保证了出图计划。(3) 智能排版打印软件推广使用后, 机房取消了专职打印岗位, 多打、错打、漏打的现象减少, 出图版面紧凑, 节省了纸张。(4) 降低图纸打印成本的方法为国家节省了资源, 其成果不仅可以用于铁路桥梁, 而且适用于土木建筑设计的各个行业。

参考文献:

- [1] 王玉泽. 新建铁路线路计算机辅助设计与开发[J]. 铁道工程学报, 2008 (7): 14-17.
- [2] 铁道第三勘察设计院. 铁路桥涵设计基本规范[M]. 北京: 中国铁道出版社, 2008.
- [3] 铁道科学研究院. 新建时速200公里客货共线铁路设计暂行规定[M]. 北京: 中国铁道出版社, 2008.
- [4] 张帆, 郑立楷, 卢择临. AutoCAD VBA 二次开发教程[M]. 北京: 清华大学出版社, 2006.
- [5] 龚沛曾, 杨志强, 陆慰民. Visual Basic 程序设计教程[M]. 北京: 高等教育出版社, 2007.

责任编辑 陈 蓉

4 结束语

(1) 采用通用的普通打印机代替旧式的针孔

(上接 P38)

2.4.3 键盘

本实验系统采用4*4键盘, 用于实验数据输入。4*4键盘共有16个按键, 排列成4行4列的矩阵形式的分布, I/O口连接每行和每列, 用8个I/O口通过扫描方式实现对16个按键的识别, 这种模式可有效节省I/O口资源。

2.5 JTAG 接口模块

接口可实现对实验教学系统的程序下载、硬件调试。本系统中采用14针JTAG接口设计方式。

3 结束语

本实验教学系统采用SHARC系列的ADSP-21369浮点处理器, 拥有4种外部存储器, DPI、

DAI接口丰富, 如LED、LCD、音频、键盘、UART、S/PDIF等, 与TI系列实验教学系统相比, 可更好的满足实验教学需要, 能够充分调动学生的自主性, 锻炼实际动手能力。该系统可作为实时DSP技术及浮点处理器应用的教学试验平台, 也可作为铁路轨道信号相关课题的研究平台。

参考文献:

- [1] 刘书明. ADI DSP 应用技术集锦[M]. 北京: 电子工业出版社, 2009.
- [2] 冯小平, 罗勇江, 罗明. ADSP 技术与应用[M]. 北京: 机械工业出版社, 2007.
- [3] 杜普选, 马庆龙. 实时DSP技术及浮点处理器的应用[M]. 北京: 清华大学出版社及北京交通大学出版社, 2007.

责任编辑 陈 蓉