

文章编号: 1005-8451(2007)10-0045-04

机车速度信号处理片上系统设计

徐洋波, 王玉松

(西南交通大学 智能控制与仿真工程研究中心, 成都 610031)

摘要: 介绍频率等精度测量原理, 并应用于基于 Nios II 的机车速度信号处理片上系统设计中, 实现机车速度信号的等精度采集与处理, 在机车双闭环控制系统中的应用表明, 效果良好。

关键词: 软核处理器; 电力机车; 速度传感器; 片上系统; 防空转

中图分类号: U264 **文献标识码:** A

SOC design of speed signal process for locomotive

XU Yang-bo, WANG Yu-song

(Intelligent Control and Simulation Engineering Research Center, Southwest Jiaotong University, Chengdu 610031, China)

Abstract: It was introduced the principle of equal precision observations for frequency, and used in the SOC design of speed signal process for locomotive based on Nios II softcore processor. It was implemented the equal precision acquisition and processing of speed signals for locomotive, and met the requirement of dual closed-loop speed-controlled of the electric locomotive, proved to work well.

Key words: softcore processor; electric locomotive; speed sensor; system on chip(SOC); anti-slip

在目前的机车速度信号采集系统中, 通常的做法是将速度传感器输出的脉冲信号进行 F/V 变换(即频率-电压变换), 然后通过 ADC, 并经过相应的转换得到机车速度。但这种处理方法, 在低速时, 由于速度传感器输出脉冲较少, F/V 变换得到的电压幅度小; 而在高速时, 又由于 F/V 变换的响应速度不够, 导致机车速度采集误差大、实时性差。鉴于以上原因, 我们在 FPGA 单芯片上构建了片上系统, 采用全数字化方法实现了机车高速段和低速段速度信号的等精度测量, 实际测量试验表明测量精度高, 范围大, 实时性好。

1 机车速度信号采集电路原理

机车速度信号由安装在机车轮对轴上的光电式传感器提供。该传感器将机车轮对转速信号转换为成比例的脉冲信号, 以 TQZ15 型光电传感器为例, 轮对旋转一圈, 传感器输出 200 个幅值约为 0 V—15 V 的脉冲信号。根据脉冲信号频率, 由机车的速度计算公式(1), 可以实时计算出机车的运行速度。

$$V = \frac{\pi \cdot D \cdot f}{N} \quad (1)$$

收稿日期: 2007-01-28

作者简介: 徐洋波, 在读硕士研究生; 王玉松, 副教授。

其中: V —机车速度信号

D —车轮直径

f —速度传感器输出信号频率

N —轮对转一圈速度传感器感应出的脉冲个数(对 TQZ15 型光电传感器, $N=200$)。

实际运行时, 速度传感器送出来的脉冲信号, 有很多毛刺, 边缘抖动较大, 同时脉冲幅度与 3.3 V 电平的 FPGA 器件不兼容。因此, 须先对信号进行滤波, 整形, 电平变换预处理。在本系统中, 速度信号的调理分为 3 个部分: 滤波、光电隔离、波形整形及电平变换。电容 C90 用于滤掉转速信号中的毛刺及干扰, 光电隔离后, 由 SN74LVC1G14 进行整形, 转换成 3.3 V 电平信号后送 FPGA 处理。

2 机车速度信号的等精度测量

2.1 机车速度信号等精度测量原理

在本系统中, 采用 Verilog HDL 硬件描述语言实现的机车速度传感器脉冲信号频率的等精度测量原理如图 1 所示。

在图 1 中, B_CLKIN 为基准脉冲信号输入端(频率为 4MHz), X_CLKIN 为机车速度传感器脉冲信号输入端; GATE 为预置门控信号; B_Counter、X_Counter 分别为 32 bit 的基准脉冲信号计数单元、机




图1 机车速度信号的等精度测量原理

车速度脉冲信号计数单元， b_{en} 和 x_{en} 分别是他们的计数允许信号端；CLR 为计数寄存器清零信号。

机车速度传感器脉冲信号频率的等精度测量时序如图2所示。门控信号产生单元Gate_ctrl在 X_{CLKIN} 与Gate信号的共同触发下，实际门控信号en是在Gate开始后， X_{CLKIN} 信号的下一个上升沿开始；Gate结束后， X_{CLKIN} 信号的下一个上升沿结束，即实际的门控时间为 T_c ，而非 T_g 。在 T_c 时段里，en信号同时使能B_Counter、X_Counter计数器单元，分别对 B_{CLKIN} 、 X_{CLKIN} 脉冲计数得到 N_b 、 N_x 个计数脉冲。由于两个计数单元的计数时间都是 T_c ，可以得到：

$$\frac{F_x}{N_x} = \frac{F_b}{N_b}, \quad (2)$$

由公式(2)，可以推导出机车速度传感器脉冲信号的频率为：

$$F_x = \left(\frac{F_b}{N_b} \right) * N_x. \quad (3)$$




图2 机车速度信号的等精度测量时序图

从公式(3)和图2可见，预置门控信号GATE的宽度和发生的时间都不会影响计数精度，使能信号en允许计数的周期总是恰好等于待测信号 X_{CLKIN} 的完整周期，这是确保 X_{CLKIN} 在任何频率条件下都能获得等精度测量的关键。由于GATE信号宽度的改变以及其出现时刻的不确定性，有可能造成最大误差为基准脉冲信号 B_{CLKIN} 的一个时钟周期。 B_{CLKIN} 信号是由高稳定性度的晶体振荡器发出的，所以任何时刻的绝对测量误差不大于 $\frac{1}{4} * 10^{-6}$ s (在基准脉冲信号频率为 4 MHz 情况下)。

在实际的测量过程中，为了确保测试数据的有效性和准确性，在计数前，先将CLR信号置为高电平，然后再置为低电平，使 B_{Counter} 和 X_{Counter} 计数单元清零，然后再启动预置门控信号Gate，开始测量。

2.2 机车速度信号等精度测量的Verilog HDL实现

为保证在机车的不同速度段，其脉冲信号计数单元不溢出，基准信号、机车速度信号的计数单元都设计为32 bit可控计数器，同时为了方便大多数微控制器读数，数据总线宽度设计为16 bit。其Verilog HDL语言的实现源代码如下：

```

module Fre_counter(gate, clr, bclk, xclk,
b_regH, b_regL,
x_regH,x_regL);
input gate; // 门控信号
input clr; // 寄存器清零信号
input bclk; // 基准频率输入
input xclk; // 目标频率输入
output[15:0] b_regH;//基准频率计数输出高16 bit
output[15:0] b_regL;//基准频率计数输出低16 bit
output[15:0] x_regH;//目标频率计数输出高16 bit
output[15:0] x_regL;//目标频率计数输出低16 bit
wire gate;
wire b_en;
reg [31:0] b_counter;
reg [31:0] x_counter;
eg [15:0] b_regH;
reg [15:0] b_regL;
reg [15:0] x_regH;
reg [15:0] x_regL;
reg x_en;
// 频率计数值读进程
always @(b_en,clr) begin
if(clr==1) begin
b_regH <= 0;
b_regL <= 0;
x_regH <= 0;
x_regL <= 0;
end
else begin
b_regL <= b_counter[15:0];
b_regH <= b_counter[31:16];
x_regL <= x_counter[15:0];
end
end

```

```

x_regH <= x_counter[31:16];
end
end
// 基准频率计数进程
always @(posedge bclk) begin
if(clr==1) b_counter <= 0;
else if(b_en==1) b_counter <= b_counter + 1;
end
// 目标频率计数进程
always @(posedge xclk) begin
if(clr==1) x_counter <= 0;
else if(x_en==1) x_counter <= x_counter + 1;
end
// 计数使能进程
always @(posedge xclk) begin
if(clr==1'b0) begin
en <= gate;
end
else begin
en <= 1'b0;
end
end
endmodule

```

3 Altera Nios II 平台及机车速度信号处理片上系统设计

3.1 机车速度信号采集与处理片上系统硬件构成

EP2C8Q208I8 是高密度、低成本第 2 代 Cyclone 系列 FPGA 芯片，在该芯片中，可以嵌入多个 32 bitNios II 软核式处理器，用户可以根据需要在线配置多种功能模块，动态构建自己的系统。图 3 为机车速度信号采集与处理片上系统的硬件构成。




图 3 机车速度信号采集与处理片上系统硬件框图

片上系统的配置采用 Altera 提供的集成开发环

境 Quartus II 中的 SOPC Builder 工具来完成。

3.2 机车速度信号采集与处理片上系统的软件设计

本片上系统的软件设计主要分为两个部分：机车速度信号的采集；机车速度信号的处理。

在图 2 中，机车速度信号的采集过程中，预置门控信号 Gate 是由嵌入的 32 bit 软核微处理器发出的，为了防止计数器溢出和提高运算速度，可以根据机车的不同速度，在一定范围内调整 T_g 的宽度，其原则是在机车高速时， T_g 较短；低速时， T_g 相对较长。其软件处理流程如图 4 所示。




图 4 机车速度信号处理流程图

实时监控机车运行状态防止机车空转：

(1) 在牵引工况：防空转（防滑）处理单元对各个轮对之间的速度差 Δv ，各个轮对的加速度 dv/dt 及加速度的微分 d^2v/dt^2 进行监测；(2) 制动工况：对各个轮对的 $-\Delta v$ ，加速度 $-dv/dt$ 进行检测。

在任何轮对发生空转时，主动发送空转警示信号并撒砂来抑制空转。

4 结束语

本文提出的机车速度信号采集与处理片上系统设计方案，经过实际的应用测试，完全能够满足机

文章编号: 1005-8451(2007)10-0048-02

自动备份快速还原 FMOS 的一种方法

赵生俊

(大秦铁路有限责任公司 大同车务段, 大同 037005)

摘要: 以大同车务段为例, 详细介绍一种自动备份、快速还原“车站货运生产计划管理系统”(以下简称 FMOS)的一种方法。

关键词: 自动; 备份; 快速; 还原; FMOS

中图分类号: TP311 **文献标识码:** B

Menthod of automatic backup and rapid reduction for FMOS

ZHAO Sheng-jun

(Datong Train Operation Depot of Daqin Railway CO.,LTD, Datong 037005, China)

Abstract: It was took Datong Train Operation Depot as an example, introduced the method of Freight Marketing and Operation System (Hereinafter FMOS) in detail, which was an automatic backup and rapid reduction.

Key words: automatic; backup; rapid; reduction; FMOS

随着 TMIS 工程的全面推进, “车站货运生产计划管理系统”(以下简称 FMOS) 在全路已经得到了广泛的应用, 而且在运输生产中发挥着至关重要的作用。FMOS 的正常与否直接关系到货运运输组织工作的有序进行, 因此, FMOS 一旦故障后, 如何实现快速还原显得尤为重要。本文以大同车务段为例, 详细介绍了一种自动备份、快速还原 FMOS 的方法, 供大家参考。

1 大同车务段 FMOS 资源状况

1.1 设备分布状况

大同车务段管内目前共有 8 个货运营业站, 共

收稿日期: 2007-08-14

作者简介: 赵生俊, 助理工程师。

车的双闭环调速控制系统对速度反馈信号的要求, 并实现了机车在牵引和制动工况下的防滑、防空转控制。较之 F/V 变换测速方案在性能上有了明显的提高, 机车速度测量精度高, 实时性好, 在机车不同速度段, 具有相同的测量精度; 且测量结果为数字量, 便于进行数字处理。

参考文献:

[1] 刘友梅. SS3 型 4000 系列电力机车 [M]. 北京: 中国铁道出

11 台同型号的 FMOS 微机(其中有 3 个站各 2 台, 另 5 个站各 1 台, 技术科 1 台)以及一块备份硬盘。

1.2 各站现有网络结构




图 1 大同车务段各站现有网络结构

2 实现方案

2.1 定时自动备份 FMOS 最新数据库

2.1.1 FMOS 客户端

(1) 创建 C:\DBBACK 子目录, 其中包含 DBBACK.

出版社, 2000, 2: 143-146.

[2] 株洲时代集团(株洲电力机车研究所). TQG15 型机车轴端光电转速传感器使用说明书[Z]. 2005.

[3] 潘松, 黄继业. EDA 技术实用教程[M]. (第 2 版) 北京: 科学出版社, 2005: 368-376.

[4] 郭书军. 嵌入式处理器原理及应用 NIOS 系统设计和 C 语言编程[M]. 北京: 清华大学出版社, 2004: 156.

[5] Altera. Quartus II Version 6.0 Handbook [DB/OL]. 2005, May (ver3.1).