高级检索 加入收藏
  • 查询稿件
  • 获取最新论文
  • 知晓行业信息
官方微信 欢迎关注

一种提高安全计算机可靠性的内存检测设计

徐军, 王澜, 耿进龙, 崔丹, 房增华

徐军, 王澜, 耿进龙, 崔丹, 房增华. 一种提高安全计算机可靠性的内存检测设计[J]. 铁路计算机应用, 2014, 23(10): 47-52.
引用本文: 徐军, 王澜, 耿进龙, 崔丹, 房增华. 一种提高安全计算机可靠性的内存检测设计[J]. 铁路计算机应用, 2014, 23(10): 47-52.
shu
XU Jun%WANG Lan%GENG Jinlong%CUI Dan%FANG Zenghua, . Design of memory detection for raising reliability of vital computer[J]. Railway Computer Application, 2014, 23(10): 47-52.
Citation: XU Jun%WANG Lan%GENG Jinlong%CUI Dan%FANG Zenghua, . Design of memory detection for raising reliability of vital computer[J]. Railway Computer Application, 2014, 23(10): 47-52.
shu

一种提高安全计算机可靠性的内存检测设计

  • 卡斯柯信号有限公司研发中心,上海,200071

详细信息

  • 中图分类号: U29:TP39

Design of memory detection for raising reliability of vital computer

摘要

    摘要
  • 摘要: 目前应用在嵌入式系统的各种内存检测方案,很难均衡地满足内存检测性能要求:比较高的检测覆盖率、比较低的硬件开销、比较高的检测速度.根据轨旁安全计算机的系统特性和安全性要求,提出了一种软硬件相结合的内存内建测试架构方案,利用硬件BIST方案来检测高层次内存故障和软件BIST方案来覆盖低层次内存故障.实际项目应用结果显示,该混合内存检测方案可以有效地减少硬件开销和降低检测时间,并提高内存故障检测覆盖率至99％,使系统能够满足高实时性、高安全性的要求.
    • HTML全文
    • 参考文献(0)
    • 相关文章
    • 施引文献
    • 资源附件(0)
计量
  • 文章访问数:  56
  • HTML全文浏览量:  0
  • PDF下载量:  60
  • 被引次数: 0
出版历程
  • 收稿日期:  2015-10-08
  • 修回日期:  2015-10-08
  • 录用日期:  2014-10-14
  • 刊出日期:  2014-10-14

目录

摘要
HTML全文
    参考文献(0)
    相关文章
    施引文献
    资源附件(0)

    /

    返回文章
    返回

    京ICP备12043220号-2

    本系统版权所有：北京仁和汇智信息技术有限公司   百度统计